Параметры PCI-шины в BIOS: поддержка, частота и оптимизация

PCI 2.1 Support

- Поддержка спецификации шины PCI 2.1. При разрешении этого параметра включаются возможности спецификации 2.1, включая увеличение частоты до 66 МГц и внедрение PCI-PCI моста, снимающего ограничение на количество устройств. Опция особенно полезна для оптимизации совместной работы PCI и ISA шин (подробнее в разделе "Delayed Transaction"). Если возникают проблемы со старыми PCI- или ISA-устройствами, которые не поддерживают буферизацию, параметр можно отключить.
Параметры:
"Enabled" - разрешено
"Disabled" - запрещено

PCI Clock Frequency

Опция для настройки частоты шины PCI, была впервые внедрена на ранних Pentium и позже использована в системах 486 с PCI-шиной. Частота шины может устанавливаться с учетом множителей: "CPUCLK/1.5" (по умолчанию), "CPUCLK/2", "CPUCLK/3", а также фиксированных значений. Другие опции, такие как "PCI Clock Speed" и "HCLK PCICLK", позволяют гибко настраивать частоту шины, что важно для разгона систем. Современные BIOS версии, например, "PCI/AGP Clock", предлагают объединенные настройки для двух шин.

PCI Dynamic Decoding

При установке "Enabled" система запоминает последнюю PCI-команду. При повторении команды в той же адресной области последующие циклы записи интерпретируются как PCI-команды.

PCI Latency Timer (PCI Clocks)

Таймер ожидания, который задает, сколько времени устройство может занимать шину PCI, если другая PCI-карта нуждается в доступе. Параметры варьируются от 16 до 128 тактов (с шагом 8) и иногда содержат "Auto Configured". Изменение значения необходимо при наличии нескольких PCI-карт, таких как SCSI и сетевая карта, поддерживающих режим "Busmaster".

Опция также может иметь названия: "PCI Bus Time-out", "PCI Master Latency", "Latency Timer", "PCI Clocks", "PCI Initial Latency Timer". Старые версии "AMI BIOS" позволяли широкий диапазон значений от 0 до 255 тактов. Современные BIOS предлагают набор из 32, 64, 96, 128 и других значений, чтобы обеспечить оптимальное время владения шиной.

PCI Latency Timer

Настройки Latency Timer

В современных BIOS, таких как "Phoenix BIOS", можно настроить параметр таймера ожидания для конкретных PCI-слотов. Пользователь может задать параметр по умолчанию или вручную выбрать значение, оптимизируя работу устройства на шине.

System/PCI Frequency (MHz)

PCI Parity Check

- Некоторые мощные чипсеты, особенно серверных систем, предоставляют возможность через параметр "Enabled" контролировать поток данных на шине PCI по четности. При этом проверяются как адресные данные, так и сами данные, но ошибки не исправляются, а лишь сигнализируются пользователю. Чтобы метод контроля работал, его должна поддерживать и PCI-карта расширения.
Опция также может называться "PCI Parity Checking" или "PCI Bus Parity Checking".

PCI Preempt Timer

- Таймер вытеснения для шины PCI. Эта функция частично напоминает "PCI Latency Timer", но с обратным действием: она задает, сколько времени (в тактах PCI-шины или локальных тактах - LCLKs) устройство может ожидать контроля шины, пока её занимает другая карта. Арбитр отслеживает указанный интервал с момента запроса, после чего ожидание завершается, и ожидающее "master"-устройство вытесняет текущее.
Для выбора доступны значения: 5, 12, 20, 36, 68, 132, 260, с единицей измерения "LCLKs". Параметр "No Preemption" (Disabled) часто устанавливается по умолчанию. Опция может называться и "PCI Preemption Timer".

Peer Concurrency

- Параллельная работа (или равноправная конкуренция) устройств на шине PCI. Этот параметр разрешает одновременную работу нескольких устройств, включая буферирование циклов чтения/записи в чипсете. При включении возможны проблемы, если не все карты поддерживают такой режим. Система проверяется экспериментально.

Параметр также влияет на взаимодействие PCI и ISA шин. Шинные PCI-циклы могут буферизироваться во время ISA-операций (например, DMA-передачи). Значения параметра:
"Enabled" (по умолчанию) - разрешено,
"Disabled" - запрещено.
Параметр также может называться "PCI Concurrency" или "Bus Concurrency". В дополнительных настройках могут присутствовать параметры "PCI/IDE Concurrency" или "PCI-to-IDE Concurrency".

PERR#

PERR# и SERR# - интерфейсные сигналы PCI-шины. "AMI BIOS" позволяет включать или отключать их через параметры "Enabled" и "Disabled". Эти сигналы связаны с контактами шины B40 (PERR#) и B42 (SERR#).

- PERR#: сигнал ошибки четности I/O PCI. Выставляется приемником данных на шине через один такт после PAR (Parity Error, контакт A43). Активируется при обнаружении ошибки четности на шине PCI. С помощью данной опции можно запретить установку сигнала об ошибке ("Disabled" по умолчанию).

- SERR#: сигнал системной ошибки PCI (I/O PCI System Error), устанавливаемый в PCICMD-регистре через бит "SERRE" (SERR# Enable). Активируется при выполнении одного из условий:

  1. Сигнал PERR# на шине PCI контролируется через бит 3 ERRCMD-регистра.
  2. Выставляется через один такт после нарушения передачи данных в инициированных PCI-циклах.
  3. При ECC-операциях с корректируемой однобитной или некорректируемой множественной ошибкой.
  4. При обнаружении ошибки четности на шине PCI во время передачи адресных данных, с одновременным выставлением других сигналов ошибки.
  5. Дополнительные условия, такие как входной сигнал ошибки G-SERR# в бите 5 ERRCMD-регистра.