2.Chipset

Auto Configuration

- этот режим во включенном состоянии ("Enabled") позволяет системе самостоятельно определить оптимальную настройку параметров чипсета. Под оптимальной настройкой здесь подразумевается такая установка заранее определенных параметров чипсета, при которой максимально уменьшится возможность нестабильной работы компьютера, правда с возможной потерей в производительности. Кроме того, при активизации этого режима становятся недоступными для самостоятельного редактирования многие из опций "BIOS Setup".
При выборе значения "Disabled" поля этих же опций заполняются значениями, сохраненными в CMOS-памяти, но они уже доступны пользователю.

Chipset I/O Wait States

- опция для установки n тактов ожидания в процессе взаимоотношений чипсета с устройствами ввода/вывода. Увеличение значения повышает надежность совместной работы устройств, но несколько снижает быстродействие. Вот один из вариантов ряда значений: "2 WS" (2T), "4 WS", "5 WS", "6 WS".

Chipset Special Features

- (специальные возможности чипсета). Данный параметр разрешает/запрещает все новые функции, появившиеся в 430-х наборах Intel (HX, VX или TX) по сравнению с FX. Если установлено "Disabled", чипсет функционирует как 82430FX. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Какие же положительные преимущества могли быть утеряны при запрещении опции? Перечислим основные.
Чипсет i82430FX (январь 95г.) поддерживал спецификацию PCI 2.0. Все последующие (HX, VX - февраль 96, TX - февраль 97) были оптимизированы под спецификацию PCI 2.1, которая стала поддерживать параллельное выполнение операций на PCI-шине. Об остальных нюансах спецификации PCI 2.1 см.ниже.
Если "южные" мосты чипсетов FX, HX и VX поддерживали работу IDE-устройств в режиме "bus-master", то PIIX4 (PCI ISA IDE Xcelerator) чипсета 82430TX уже поддерживал новый интерфейс UDMA/33.
В чипсете 82430FX, в отличие от последующих, не была еще реализована поддержка USB-шины.
Чипсеты VX и TX, кроме FPM- и EDO-памяти, стали поддерживать SDRAM-память.
И, наконец, для чипсета 82430HX могла быть снята мультипроцессорная поддержка и поддержка контроля по четности и коррекции ошибок (ECC).
Опция могла называться и "Chipset Global Features".

Command per Cycle

- (команда за такт). Параметр разрешает или запрещает выполнение команд за один такт. Включение опции заметно повышает производительность системы, поэтому рекомендуемое значение - "Enabled".

Delayed Read Request Expiration

- довольно необычная опция, предложенная в свое время для некоторых серверных систем на чипсетах i450NX. Временными параметрами опции можно было установить (дословно) "истечение срока задержки для запроса на чтение". Еще более необычными были сами значения (в системных тактах): "16 Clocks", "64 Clocks", "128 Clocks" и (!) "2^15 clocks". К сожалению, ничего более к этой опции добавить нельзя.

Extended I/O Decode

- опция разрешения расширенного декодирования шины адреса при операциях ввода/вывода. Стандартный диапазон адpесов устpойств ввода/вывода - 0...0х3FF, что является следствием 10-pазpядного адpесного пpостpанства ввода/вывода, принятого еще в PC AT. Расшиpенное декодиpование позволяет получить более шиpокий диапазон адpесов, снимая при этом очень давние и жесткие ограничения. Ведь центральный процессор может поддеpживать 16 адpесных линий, что расширяет диапазон устройств ввода/вывода до 64К-адресного пpостpанства. Необходимо отметить, что большинство "старых" материнских плат и адаптеров ввода/вывода могли декодировать только 10 адресных линий, тем самым ограничивая количество используемых портов ввода/вывода.
Если речь идет о PCI-шине, то порты ввода/вывода шины PCI могут быть как 8-, так и 16-битными. Для адресации портов на шине PCI доступны все 32 бита адреса, но процессоры x86 могут использовать только младшие 16 бит. Кроме того, на адресное пространство PCI влияет и 10-битное декодирование адреса, принятое в традиционной шине ISA. В результате каждый адрес порта на шине ISA, в случае расширенного декодирования и использования сконфигурированных ISA-устройств, имеет 64 "псевдонима", смещенных друг от друга на 1К (40h). Последний факт означает, что и при расширенном декодировании, и при наличии ISA-карт возможности адресации для устройств PCI оказываются также ограниченными.
Но речь может идти не только об ограничениях. Возможны конфликты, особенно в тех случаях, когда программы (драйвера) и сами устройства работают с различными адресными форматами. В одном случае, с адресами в шестнадцатеричной форме, в другом, в двоичной. В одном случае, адрес читается слева направо, в другом, справа налево. Такое тоже случается!
Вернемся к декодированию и возможным конфликтам, к вопросу о 16- и 10-битном декодировании. В качестве примера можно привести "смешивание" адресов для COM4 и некоторых S3-видеокарт. И напоследок немножко арифметики. Стандартный адрес "Sound Blaster" - 220h (10 0010 0000). Для карты с адресом 2A20h (10 1010 0010 0000) имеем полное совпадение с 220h по младшим десяти разрядам.
Смотри дополнительно главу "Порты".

Fast Decode Enable

- (pазpешение быстpого декодиpования). В этой опции речь идет об аппаратном (выполняемом специальной логикой) декодировании команды формирования сигнала сброса процессора. А точнее об аппаpатных сpедствах, контpолиpующих команды, пеpедаваемые на контpоллеp клавиатуpы.
Первоначально в PC AT использовались специальные коды, необpабатываемые клавиатуpой, для упpавления пеpеключением 286-го пpоцессоpа из защищенного pежима в реальный. 286-й пpоцессоp не имел для этого встроенных аппаpатных сpедств, поэтому фактически должен был пеpезапускаться для такого пеpеключения. Естественно, что подобная опеpация очень тормозила работу системы. Поскольку это было недостатком разработок IBM, не предполагавшей что операционным системам могут потребоваться пеpеходы между защищенным и pеальным pежимами, то пpоизводители "клонов" (аналогов IBM PC) добавили несколько интегральных микросхем (PLD chips) для контpоля за командами, пеpедаваемыми на чип контpоллеpа клавиатуpы. И когда обнаpуживался код "пеpезапуск CPU" ("reset CPU"), то "новые" чипы выполняли немедленный пеpезапуск процессора вместо длительной процедуры опроса контpоллеpом клавиатуpы своего pегистpа ввода, pаспознавания кода и затем кратковременной остановки CPU. Это "быстpое декодиpование" команды пеpезапуска позволило "современным" "OS/2" и "Windows" пеpеключаться между защищенным и pеальным pежимом быстpее и дало более высокую пpоизводительность.
Впервые такая возможность включения и отключения логики быстpого декодиpования была реализована в клонах "Compaq" с "Phoenix BIOS". Для пpоцессоpов 386 и выше такая проблематика была снята, т.к. сами процессоры стали содержать встроенные средства для пеpеключения между pежимами.
На 286-х и 386-х системах такая функция могла относиться и к настройке декодирования адреса ISA-шины, что позволяло ускорить обмен с периферией. В данном случае речь уже шла о совместном функционировании 8-ми и 16-битных устройств, к тому же имевших на "своем борту" 8-ми или 16-разрядные RAM- или ROM-память. Примером тому был 8-битный BIOS ROM на VGA-карте, к адресному пространству которого (C000-Dfff) могли обращаться другие 8-разрядные периферийные утройства. И скорее "раннее" декодирование адресных линий позволяло избежать возможных конфликтов.
Опция могла называться и "Fast Decode", и с теми же значениями: "Enabled" и "Disabled".

Host Bus Fast Data Ready

- (быстрая готовность данных на системной шине). Включение опции позволит считывать имеющиеся на системной шине данные одновременно с их выборкой. В противном случае данные будут удерживаться на шине один дополнительный такт. Понятно, что запрещение опции повышает стабильность системы, но снижает скоростные характеристики. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Опция может иметь название и без ссылки на системную шину - "Fast Data Ready". Эти опции встречались довольно часто во времена 440-х чипсетов.

ICH Decode Select

- опция для установки используемого интегрированным контроллером (ICH - см. ниже) типа декодирования. Значения могут быть следующие: "Subtractive" (метод с вычитанием) или "Positive" (позитивный).

PIIX4 SERR#

- данная опция "AMI BIOS" позволяет системе осуществлять дополнительный контроль над сигналом SERR# (System Error). Для этого опция должна быть включена ("Enabled"). Детально об этом сигнале рассказано в разделе, посвященном PCI-шине (см. ниже). Что касается PIIX4, то это PCI ISA IDE Xcelerator чипсета i430TX (и выше).

Pipelined Function

- эта опция во включенном состоянии разрешает использование (включение) специального конвейера, или просто механизма конвейеризации, который позволяет чипсету (системному контроллеру) сигнализировать центральному процессору об инициировании следующего адресного цикла еще до того, как обработаны все данные текущего цикла. В итоге процессор начинает следующий цикл еще до завершения предыдущего. Понятно, что данная опция имеет интегрированный характер, т.к. речь идет о системной поддержке конвейеризации. Включение режима конвейеризации повышает производительность системы. Его отключение ("Disabled") имеет смысл разве что при сбоях системы.
То же содержание заключено в опциях "CPU Pipeline Function", "CPU Pipelined Function", "CPU Addr. Pipelining".
Опция "P5 Piped Address" предназначена для системной поддержки механизма конвейеризации для процессоров AMD пятого поколения. По умолчанию опция устанавливается в "Disabled".

System Performance

- эта нестандартная опция "Phoenix BIOS" имеет два варианта использования. "Standard" предлагает загрузку системы с обычными установками многих параметров, нечто наподобие загрузки по умолчанию. "Fast" же дает возможность использовать автоматическую настройку параметров чипсета, памяти, жесткого диска, других элементов системы, приводящую к максимальной производительности.