Специальные функции чипсета

Drive NA before BRDY

- Когда выбрано "Enabled", сигнал NA (Next Address) устанавливается на один такт раньше сигнала BRDY#, таким образом, генерируя сигнал ADS# после BRDY# в следующем цикле, что устраняет потерянный такт и увеличивает пропускную способность системной шины. Сигнал BRDY# сообщает процессору о том, что данные доступны для чтения или записи. В этой опции речь идет о механизме конвейеризации, который ускоряет работу с сигналом Next Address.

Extended CPU-PIIX4 PHLDA#

- При установке значения "Enabled" системный контроллер, входящий в состав "северного" моста, увеличивает длительность сигнала PHLDA# на один такт PCI-шины и оставляет его активным в двух случаях:

Эта опция требует включения функций "Passive Release" и "Delayed Transaction". Сигнал PHLDA# применяется для управления арбитражом PCI-шины.

Gate A20 Option

- Опция управления адресной линией A20, которая отвечает за доступ к памяти выше 1 МБ. Включение этой опции в "Fast" ускоряет работу системы, поскольку управление осуществляется чипсетом, в отличие от "Normal", когда управление происходит через контроллер клавиатуры. Для старых процессоров Cyrix использовалась поддержка управления A20 с помощью BIOS.

Также можно столкнуться с термином "эмуляция", когда чипсет заменяет управление линией A20, подменяя управление, обычно осуществляемое контроллером клавиатуры.

Graphic Posted Write Buff

- Чипсет поддерживает буфер для циклов записи в графическую память. Включение опции "Enabled" позволяет процессору начать новый цикл передачи данных в графическую память до завершения предыдущего, увеличивая производительность. При установке в "Disabled" процессор будет ждать завершения записи перед началом нового цикла.

IBC DEVSEL# Decoding

- Сигнал DEVSEL (Device Select) управляет выбором устройства. Опция позволяет установить тип декодирования, используемого IBC для определения выбранного устройства. Чем дольше длится цикл декодирования, тем выше вероятность корректного декодирования, но это снижает производительность. Доступны значения: "Fast", "Medium", и "Slow" (по умолчанию).

LOCK Function

- При отключении опции ("Disabled") сигнал LOCK# будет игнорироваться, что приведет к отказу от применения режима "bus-master" в системе.

NA Delay

- Эта опция регулирует задержку перед выдачей сигнала NA# (Next Address). Меньшее значение повышает производительность системы, но может вызвать проблемы в других аспектах работы системы. Возможные значения опции: "0T", "1T", "2T".

NA# Enable

- Опция включения или отключения сигнала NA#. При установке в "Enabled" включается конвейеризация, и чипсет сообщает процессору новый адрес памяти до завершения обработки текущего цикла передачи данных. Это улучшает производительность системы. Запрещение опции ("Disabled") не отменяет использование NA#, но зависит от характеристик кэш-памяти.

NA# On Single Write Cycle

- Эта опция устраняет незавершенные циклы записи, вызванные неоптимальной частотой выдачи адресной информации или другими проблемами в системе. Включение этой опции приводит к отказу от конвейеризации, выделению одиночных циклов записи, что может быть полезно при сбоях.

Negate LOCK#

- При включении ("Enabled") ранее некэшируемые "locked" циклы будут исполняться как незакрытые и могут быть кэшированы, что повышает производительность системы.

Single ALE Enable

- Опция разрешения одиночного сигнала ALE (Address Latch Enable). При включении ("Enabled") используется одиночный сигнал ALE вместо множественных в ISA-цикла. Это может замедлить работу системы, если не требуется многократная передача данных.

Stop CPU when PCI Flush

- При включении опции ("Enabled") процессор приостановится до тех пор, пока PCI-шина не завершит передачу данных. Отключение опции ("Disabled") позволяет процессору продолжить работу, не ожидая завершения передачи на шине.